百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  本科统计专业,3年毕业还是双修经济或计算机比较好? 
  为何国产手机CPU这么强而电脑CPU那么差? 
  AMD 的 APU 为什么不一步到位? 
  如何看待AMD在台北电脑展发布的3代RYZEN? 
  为什么CPU切下来就能用,没有起始位置吗? 
  写一个操作系统内核有多难?大概的内容、步骤是什么? 
  政府采购的龙芯电脑真的在有效使用吗? 
  只会增删改查的计算机专业学生真的不适合做开发吗? 
  有没有目前不知道是否收敛的级数? 
  amd的锐龙cpu真的那么不稳定吗,会造成什么后果? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-05-28 - tinynew.org. All Rights Reserved.
© 2025-05-28 - tinynew.org. 保留所有权利