简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。
为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。
网上有各种测缓存延迟的代码,本质上都是让cache不停的miss