百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  为什么现在手机 256G 越来越不够用了?有哪些内存管理的技巧? 
  如何看待 Zen 4 会使用 N5 工艺, 支持 AVX512 和 bfloat16? 
  为什么总有一些人推荐计算机学生把重点放在高数和线代? 
  如何看待威盛宣布出售x86技术给上海兆芯? 
  Linux内核代码算屎山吗? 
  在计算机和芯片技术出现前,地铁怎样按里程计费售票? 
  华为的海思能不能替代龙芯? 
  人工智能是不是走错了方向? 
  学计算机对女生友好吗? 
  为什么i7比至强要贵? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-06-18 - tinynew.org. All Rights Reserved.
© 2025-06-18 - tinynew.org. 保留所有权利