百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  采用32位cpu的系统,如果内存采用字编址方式能否支持更大的内存了? 
  能否用上万个计算机组装成一个超级计算机? 
  我是一个计算机学院的学生,用4000多电脑够用了么? 
  为什么都是把GPU集成在CPU里,而不是将CPU集成在GPU里? 
  女程序员在IT界的发展方向是什么? 
  如何看待沈逸对 Cloudflare 发表的争议性言论? 
  如何看待Linus Torvalds对AVX512的评价? 
  为什么目前x86的CPU的L1 Cache这么小? 
  Windows 没有 mac OS 流畅吗,为什么? 
  计算机专业真的如此完美吗? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-05-29 - tinynew.org. All Rights Reserved.
© 2025-05-29 - tinynew.org. 保留所有权利