百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  中国的软件业落后美国 50 年吗? 
  如何看待传英特尔 7nm 芯片工艺落后,正寻求芯片代工?英特尔的统治地位终结了吗? 
  以前没有计算机以及办公软件的时代怎么写毕业论文? 
  飞腾新一代桌面处理器 FT-2000/4怎么样? 
  有哪些新生代没见过或者无法理解的 Windows 95/98 时代的事情? 
  UEFI 引导与 BIOS 引导在原理上有什么区别? 
  苹果自研处理器那么牛,为什么不卖处理器? 
  计算机考研究竟有多难? 
  如何去除立体声,或是有怎样买到不是立体声的耳机? 
  为什么Windows更新需要多次重启?而Linux不需要? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-04-15 - tinynew.org. All Rights Reserved.
© 2025-04-15 - tinynew.org. 保留所有权利