百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  计算机本科生花大量时间写编译器,操作系统是不是不务正业? 
  计算机图形学中物理模拟和渲染是距离较远的方向还是互相交织? 
  如果游戏主机提供鼠标键盘操作设备会怎么样? 
  固态硬盘适不适合Linux呀? 
  如何看待「普通医生迟早被计算机替代」的观点? 
  使用 open addressing 的 Hash 表载荷过高为什么会降低 CPU 的缓存命中率? 
  硅谷的软件工程师收入情况如何? 
  为什么英特尔酷睿系列 CPU 都出到 12 代了,6 代还卖得那么贵? 
  我买的是512G硬盘内存,这下面不是512,冲突吗,我不懂? 
  高考填志愿,计算机,计科,人工智能,软工,大数据,物联网,网络工程该怎么选? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-05-06 - tinynew.org. All Rights Reserved.
© 2025-05-06 - tinynew.org. 保留所有权利