百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  软件工程界有其它与『操作系统内核』与『浏览器引擎』齐名的高难度项目吗? 
  硅谷大公司给新员工配什么电脑? 
  学计算机对女生友好吗? 
  如果现在微软重写Windows会怎么样? 
  手机需要 12G 运行内存吗? 
  西南交通大学的土木工程和普通二本的计算机相比,那个更有前途? 
  大学学习linux是安装虚拟机,还是安装双系统。? 
  各位能给我提一些建议吗? 
  图形方面的函数的参数为什么多用浮点? 
  为什么不把push ebp和mov ebp, esp的操作通过硬件方式做进call指令中? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-03-29 - tinynew.org. All Rights Reserved.
© 2025-03-29 - tinynew.org. 保留所有权利