先科普一个半导体产业的原则:所有半导体芯片的制程必定是芯片设计师应用设计工具 EDA 所指定的规范,并经各种各样的程序把关直到全过程通过,才能试线或上线。
因此,光刻制程本身就是一种多重配套制造流程,包括多重黄光和光胶,脱离以及再生过程等等,所以需要从芯片设计软件EDA 中连贯成指定流程,包括光刻设备对接对应的批核。
结论是:甭想太多!这不是儿戏。
芯片设计师实操上不太可能以14纳米或以上的光刻设备全面产出7纳米线宽,即使所有光罩配套齐全,(非行业内人士很难理解光罩的作用)以 DUV 代用实验制程也不能在芯片的电路位置做出7纳米的线路,更绝对不可能量产7纳米。
再补充一句:光刻制程和设备的欠缺多是以讹传讹,甭再多提了吧!