这个问题很适合做科普的引子,题主可能没意识到这个问题有多重要!往大了说,这个问题的解答其实关系着历史的行程、人类的命运!
(走近科学腔)
问题的关键只有一个!电子的平均自由时间与外场强度是有关的!
先简单地回答问题,只有在弱场条件下,电子的平均自由时间与外场无关,在强场条件下这并不成立。那么什么是弱场,什么是强场呢?我们知道,如果平均自由时间与外场强度无关的话,其平均迁移速度和场强呈线性关系,所以我们可以用更严格的语言重述前面的命题——平均迁移速度和场强呈线性关系的区间,为线性响应区间,适用弱场近似,此区间又称作欧姆区间;否则,则适用强场条件,此时平均迁移速度和场强的关系有很多种可能,最为广泛关注的半导体硅,在强场条件下,展现出饱和速度的特性,也就是说,达到一定阈值后,继续增加场强,载流子迁移速度几乎不再增加。
上图是Ge(Si是类似的)在不同温度下的场强-迁移速度曲线[1],可以看到场强较低时各曲线斜率一致,皆为线性,不同截距取决于不同温度下的(弱场)迁移率;场强较高时趋于饱和。
然后说原因,其实定性地讲并不复杂,就像前面有人说过的,对于硅来说,即便场强高达,电子的平均迁移速度也不过,远低于电子的热速度,因而几乎不影响电子的平均自由时间。聪明的知友已经想到了,那场强再高点会怎么样?没错!硅的电子饱和速度就是,正好和电子的热速度一个数量级,也就是说,当场强强到电子平均迁移速度与热运动速度可比时,(如同大家期望的一样)会使电子的平均自由时间显著变短,以至于继续提升电场,其平均迁移速度不再升高。
(当然准确地讲,热电子速度只是设定了饱和速度的最上限,在到达这个速度之前还会遇到其它的限制,在半导体硅的例子里这个限制来自电子和光学声子的散射。)
下面说一说这个饱和速度是怎么影响历史的行程的。我们都知道,为了在单位面积集成电路上集成更多晶体管,我们希望晶体管的尺寸尽可能小,问题就在于,同样的电压下,尺度越小,电场强度越大。在晶体管尺度达到nm级的今天,其中电场强度早已经超过弱场区间,其间的电子的迁移速度也就达到(甚至超过)了饱和速度,这意味着什么呢?
这要从半导体物理讲起,关注计算机性能的人都知道,CPU的一个决定性的参数是其时钟频率,这个频率由很多因素决定,而其中最基本的便是组成CPU的单个晶体管的开关频率,以最为常见的场效应晶体管(MOSFET)为例,其工作原理是栅极(gate)接通电压,来控制源极(source)和漏极(drain)的通断,以形成开关。那么单个MOSFET的极限开关切换速度是多少?在这里最简化、最理想的物理图像(过于简化,学过半导体物理的就不必在这里吐槽了)便是将其看做栅极电容的充放电过程,充电速度正比于电子的饱和迁移速度(比例系数即载流子数密度),充电量正比于栅极长度(电压一定,电容正比于电容板面积,而宽度一定)。于是便有了半导体物理中的一个重要公式——
,即晶体管特征频率,v即饱和速度,L即栅极长度。想要继续提升CPU性能,v和L两个指标是绕不过去的。
在过去的几十年里,半导体工业界主要关注的是栅极长度,大家常常讨论的,Intel、台积电、三星谁先上马XX纳米制程,华为、高通新发布的手机芯片采用XX纳米制程,说的就是这个栅极长度。然而到了10纳米附近,大家发现进一步缩短栅极长度已然举步维艰,想继续为摩尔定律续命,不得不考虑提升饱和速度。对于硅半导体来说,其饱和速度早在很久之前就已经发掘殆尽,没什么提升空间了。于是产业界学术界将注压在三个方向,一是继续挖掘硅基材料的其他方面潜力,放弃追逐摩尔定律,接受缓慢的技术革新,例如说降低能耗;二是另起炉灶,寻找新材料;三是完全抛弃过去的思路,采用全新原理(自旋电子学,量子计算等等)。于是可以联系到最开始的问题了,“为什么昔日巨头Intel辉煌不再?”——因为第一种方向的代表就是Intel,但大家并不看好。(虽然Intel也不会坐守其成,但相关投入尚未转化为真实的竞争力。)
最后讲一下另起炉灶,寻找新材料的几个代表吧,一是III-V族半导体,如InP、GaAs,这类材料迁移率以及饱和速度明显高于硅,但现在大家还舍不得将发展成熟的硅基CMOS产业链做更新,去换不成熟的III-V族半导体;二是碳纳米管和石墨烯,这两者的开关频率的物理上限就高到不知哪里去了,然而其它各种物理特性和一般半导体多有不同,工艺也要彻底重新研发。
回到最初的问题,“微电子产业的技术红利还能吃多久?”恐怕很少有人能给出准确回答,但本文希望指出的是,微电子产业还能繁荣多久,其决定因素之一便是,人类对“电子的平均自由时间”的掌控如何。
[1]Ottaviani G., C. Canali, F. Nava, and J. W. Mayer, J. Appl. Phys. 44, 6 (1973) 2917-2918.