为什么说芯片制造比芯片设计更难？难在哪个步骤上？ 第1页

这两个几乎没有可比性。

但真要做对比，例子也是有的，比如这世上仅有的同时拥有尖端制造和顶级设计的厂家intel，而目前它的制程架构近乎双停滞，这貌似说明了一些问题。

总有人给出的理由“阿猫阿狗都能设计芯片，但制造的就那几家”，说明制造比设计难，我也是惊了。

目前“阿猫阿狗都能设计芯片”的原因是，那些顶层设计厂商把架构IP模块化，让“芯片集成商”能够“较为容易”的再组合SOC化。

如果说攻关最新制程就剩台积电三星英特尔，那设计方面拿来对比的应该是设计顶尖微架构的吧，每个品类一样也就几家，顶级X86架构设计两家，顶级ARM架构设计同样两家，高性能GPU两家，移动GPU两家半，等等。

主要在钱。

设计100万RMB起，到几个亿。

制造几个亿起，到几百个亿。

看到这个问题，我只想说，不可否认芯片制造的确难度很大，但难道芯片设计开发者头发掉的少了吗？我们作为芯片设计最上游自发代表广大芯片设计开发者发声：即便有了EDA，也不存在芯片设计就比芯片制造更容易。

芯片作为现代电子产品的核心部件，一直充当着“大脑”的位置，其技术含量和资金极度密集，生产线动辄数十亿上百亿美金。芯片制造的完整过程包括：芯片设计、晶圆制造、封装、测试等几个主要环节，其中每个环节都是技术和科技的体现。对于芯片来说设计和工艺同样复杂，八十年代EDA技术诞生——芯片自动化设计，使得芯片设计以及超大规模集成电路的难度大为降低，工程师只需将芯片的功能用芯片设计语言描述并输入电脑，再由EDA工具软件将语言编译成逻辑电路，然后再进行调试即可，正如编辑文档需要微软的office，图片编辑需要photoshop一样，芯片开发者利用EDA软件平台来进行电路设计、性能分析到生成芯片电路版图。现在的一块芯片有上百亿个晶体管，不依靠EDA工具，高端芯片设计根本无从下手。你细品，这么浩瀚的工程怎么能靠手动完成呢？

重点是尽管有了EDA也并不代表芯片设计这件事很容易，芯片设计仍然是一个集高精尖于一体的复杂系统工程。

不管是IDM还是fabless，共同的特点是以芯片设计为产业的核心。举个栗子，2018年AMD的处理器改由台积电代工，制程为7nm，英特尔的处理器制程还是14nm，但性能照样压制了AMD，说明芯片设计也是非常关键的鸭。

设计一款芯片，开发者先要明确需求，确定芯片“规范”，定义诸如指令集、功能、输入输出管脚、性能与功耗等关键信息，将电路划分成多个小模块，清晰地描述出对每个模块的要求。然后由“前端”开发者根据每个模块功能设计出“电路”，运用计算机语言建立模型并验证其功能准确无误。“后端”开发者则要根据电路设计出“版图”，将数以亿计的电路按其连接关系，有规律地翻印到一个硅片上。至此，芯片设计才算完成。如此复杂的设计，不能有任何缺陷，否则无法修补，必须从头再来。如果重新设计加工，一般至少需要一年时间，再投入上千万美元的经费，有时候甚至需要上亿。

敲黑板，戴眼镜，既然大家普遍对芯片制造的难度有一定的了解，那这篇回答希望可以让大家对芯片设计的难度也有共同的认知。

第一关，难在架构设计

芯片设计，环节众多，每个环节都面临很多挑战。以相对较为简单的数字集成电路设计为例设计多采用自顶向下设计方式，层层分解后包括：

需求定义：结合外部环境分析、供应链资源、公司自身定位等信息，提出对新一代产品的需求，并进一步考虑产品作用、功能、所需线板数量、使用集成电路类型等，精准定义产品需求。这一环节的难度在于对市场、技术的未来趋势准确判断和对设计人员、制造工厂等自身和产业链情况、能力的充分了解。

功能实现：描述芯片需要实现的目标，通常用硬件描述语言编写。这一环节的难度在于对芯片整体可以达到的性能、功能的把握，既要充分满足目标，又不能超过自身的能力上限。

结构设计：根据芯片的特点，将其划分成接口清晰、相互关系明确、功能相对独立的子模块。这一环节难度在于对芯片结构的熟悉，是否能用尽可能少的模块和尽可能低的标准达到要求。

逻辑综合：开发者将硬件描述语言转换成逻辑电路图。这一环节难度在于需要保证代码的可综合、清晰简洁、可读性，有时还要考虑模块的复用性。

物理实现：将逻辑电路转换成为有物理连接的电路图。这一环节难度在于如何根据制程，使用尽可能少的元件和连线完成从RTL描述到综合库单元之间的映射，得到一个在面积和时序上满足需求的门级网表，并使内部互不干扰。

物理版图：以 GDSII 的文件格式交给晶圆厂，在硅片上做出实际的电路，再进行封装和测试，得到物理芯片。

必须说明的是，芯片设计时，需要考虑许多变量，例如信号干扰、发热分布等，而芯片的物理特性，如磁场、信号干扰，在不同制程下有很大不同，没有数学公式可以直接计算，也没有可套用的经验数据直接填入，只能依靠EDA工具一步一步设计，一步步模拟，不断取舍。每一次模拟之后，如果效果不理想，就要重新设计一次，对团队的智慧、精力、耐心都是极大考验。

第二关，难在验证

芯片验证目标是在芯片制造之前，通过检查、仿真、原型平台等手段反复迭代验证，提前发现系统软硬件功能错误、优化性能和功耗，使设计精准、可靠，且符合最初规划的芯片规格。

它不是在设计完成后再进行的工序，而是贯穿在设计的每一个环节中的重复性行为，可细分为系统级验证、硬件逻辑功能验证、混合信号验证、软件功能验证、物理层验证、时序验证等。

验证很难，首先在验证只能证伪，需要反复考虑可能遇到的问题，以及使用形式化验证等手段来保证正确的概率，非常考验设计人员的经验和智慧。

其次在验证的方法必须尽可能高效。现在的芯片集成了微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)，验证复杂度指数级增长。如何快速、准确、完备、易调试地完成日益复杂的验证，进入流片阶段，是每个芯片设计人员最大的挑战。

最后在验证工具本身。以常见的FPGA硬件仿真验证为例，90年代FPGA验证最多可支持200万门，每门的费用为1美元。如今单位价格虽然大幅下降，随着芯片的复杂程度指数级增长，验证的门数也上升到以千万和亿为计算的规模，总体费用更加惊人。

此外，FPGA本身也是芯片设计的一种。现在大型设计（大于2千万等效ASIC门）需要用多块FPGA互联进行验证，FPGA的设计面对RTL逻辑的分割、多片FPGA之间的互联拓扑结构、I/O分配、布局布线、可观测性等现实要求，这就又给设计环节增加了难度。

第三关，难在流片。

前方高氪金提醒

流片就是试生产，设计完后，由芯片代工厂小批量生产一些，供测试用。它看起来是芯片制造，但实际属于芯片设计行业。

流片技术上不困难，因为芯片设计基于现有工艺，除了少量需要芯片设计企业指导的生产之外，困难在于钱、钱、钱。

流片一次有多贵？先引用CMP（Circuits Multi-Projets,美国一家非营利性多项目晶圆服务组织）的公开报价吧。

按照这份报价，以业内裸芯（die）面积最小的处理器高通骁龙855为例（尺寸为8.48毫米×8.64毫米，面积为73.27平方毫米），用28纳米制程流片一次的标准价格为499,072.5欧元，也就是近400万元人民币！

然后，芯片设计企业可以拿到什么呢？25个裸芯，平均每个16万元！

更重要的是，流片根本不是一次性的事啊！

流片失败，需要修改后再次流片；流片成功，可能需要继续修改优化，二次改进后再次流片。

每一次都需要至少几百万元。

什么叫做氪金？这才叫做氪金啊！

或许有知友会提出疑问，这是成本上的问题，为什么算在困难上呢？这当然是困难了，世界上最大的困难不就是没钱吗？

之所以在会提到流片费用，是因为许多人在谈及芯片制造困难的时候都会指出，建立一条先进制程芯片产线需要天量资金投入，但通过流片可以看出，其实芯片设计对资金的渴求也同样惊人。

第四关，越来越具有挑战性的设计需求

首先是随着芯片使用场景延伸至AI、云计算、智能汽车、5G等领域，芯片的安全性、可靠性变得前所未有的重要，对芯片设计提出更高、更严格的要求。

其次是随着AI、智能汽车等领域快速发展，带来专用芯片和适应行业需求的全新架构需求，这一全新的课题给芯片设计带来更多新的挑战。

最后是随着硅基芯片根据摩尔定律，在两三年之后将达到1纳米的工艺极限，继续提升性能、降低功耗的重任更多落在芯片设计身上，给芯片设计更大的压力。此外，制程工艺提升也迫切需要芯片设计的指导才能实现，也额外增加了压力。

结案陈词，单纯地去讨论芯片制造和芯片设计哪个更难并没有太大的意义，芯片代表着人类最高的智慧，一块芯片的诞生是由芯片设计与芯片制造两者相辅相成，芯片设计与芯片制造同样困难！就像楼下一位知友说的，非要一较高下，和张飞战岳飞没有什么区别。

首先谈谈技术装备侧：用最简单的篇幅先说一下光刻原理吧，而后再谈光刻装备，会容易理解。

光刻的原理，是通过在晶圆片上涂沫光刻胶/光阻剂（液态的光敏材料，主要是感光树脂材料），需要bake后干燥成胶膜，再把UV紫外光透过Mask（掩膜/光罩）照射到这个涂抹光刻胶的晶圆上（就是投影），掩膜上印着预先设计好的二维的IC电路通道图案；光刻过程中曝光在紫外光线下的光刻胶发生光化学反应变质了；完成这个曝光后，用配套的显影液通过化学方法泡洗去已经曝光的光刻胶（如碱性的TMAH显影溶液），光化学反应后，没有被UV照射的部分则不会被泡洗掉，因为未被UV曝光的光刻胶与显影液不发生反应，这个过程留下的二维平面的沟槽图案与mask上一致。烘干后，暴露出胶下面的材料，这部分材料再在氟化酸的刻蚀溶液或是惰性刻蚀气体下被刻蚀掉，因为光刻胶不会和酸液反应，这一步是把没有光刻胶覆盖的材料刻蚀掉，而有胶遮盖的部分不受影响，腐蚀溶解掉暴露出的晶圆部分，剩下的光刻胶保护着不应该蚀刻的部分。这个蚀刻过程完成后，需要清除全部光刻胶，且去污去油泥，加入有机溶剂（弱酸弱碱性的去离子水），在超声机里振荡，类似眼镜店的洗眼镜机器。………当然了，这些工序还远未结束，还需要掺杂填充金属物质作为导线，......然后如上，需要反复再多做几层结构，做好并校验与掩模一致后，才能切割和封装。—— 【此外，光刻的下一道工序可以是刻蚀也可以是离子注入ion implantation；倘若在做离子注入时，有光刻胶保护的地方，离子束无法穿透光刻胶；在没有光刻胶的地方离子束才能被注入到衬底中实现掺杂。所以用在离子注入工艺的光刻胶也要能有效地阻挡离子束。集成电路前道制程中有许多光刻层之后的工艺是离子注入，这些就是离子注入光刻层，离子注入完成后，晶圆表面的光刻胶需要清除掉，清除离子注入后的光刻胶也是光刻工艺的大难点，要干净彻底去除衬底上的胶，同时尽量避免衬底损伤表面，特别是离子注入区域（即没有光刻胶的区域），又要避免对器件（如栅极的金属）造成伤害。】

中间所经过的每道工序，都是纳米级的精度，传统制造业无法与先进半导体制造的精密性相对比。

荷兰ASML是极紫外光光刻装备的领军企业，可以回看当年各种跨越193nm的技术方案，很多公司是左右下注的，只有英特尔坚定地选了EUV极紫外光，而且让它最终成为了现实。

光刻领域的先发优势明显，是赢家通吃的生态，新产品总是需要至少1-3年时间由前后道多家厂商通力磨合。别人比你早量产就比你多了时间去改善问题和提高良率。

光刻机就像印钞机，材料成本可以忽略不计，而时间就像金子一样珍贵。

EUV算是软X光，穿透物体时散射吸收都非常厉害，这使得光刻机需要非常非常强的光源，这个难度是巨大的。连空气都能吸收EUV，所以机器内部还得做成真空的。传统光刻用的很多透镜因为会吸收X光要换成反射镜，据说193nm的最新光刻机里镜头加起来就有一吨重，而这些技术都用不上了。由于光刻精度是几纳米，EUV对光的集中度要求极高，相当于拿个手电照到月球光斑不超过一枚硬币。反射要求的镜子要求长30cm起伏不到0.3nm，这相当于是北京到上海做根铁轨起伏不超过1毫米。

所以，EUV不仅是顶级科学成果，也是顶级折精密制造成就。

需要强调的是，在半导体制造中，光刻只是其中的一个环节，另外还有无数先进科技用于前后道工艺。

其次，再说一下芯片制造领域的商业模式，这些模式的变革促使芯片制造业要求更高的制程工艺和材料科学的迭代，已经不是单纯的IC设计所能够涵盖的科学范畴，已经超越了微观电子学的范畴，而更多覆盖了光学、材料学等：

近些年，出现垂直分工模式的芯片制造模式的根本原因，首先是半导体制造业具有规模经济性特征，适合大规模生产。随着制造工艺的进步和晶圆尺寸的增大，单位面积上能够容纳的IC 数量剧增，成品率显著提高。企业扩大生产规模会降低单位产品的成本，提高企业竞争力。其次半导体产业所需的投资十分巨大，沉没成本高。一般而言，一条8英寸生产线需要8亿美元投资，一条12英寸生产线需要12～15亿美元的投资，而且每年的运行保养、设备更新与新技术开发等成本占总投资的20%。这意味着除了少数实力强大的IDM厂商有能力扩张外，其他的厂商根本无力扩张。由于IC制造前期投入资金量较大，固定成本较高，如果一条生产线建立后不能进行大量生产则无法收回成本。因此出现了IC设计与IC代工制造业的商业模式分化。

由于Foundry（代工厂）的模式所限，它只负责制造、封装或测试的其中一个环节；不负责芯片设计；可以同时为多家设计公司提供服务，但是，又受制于公司间的竞争关系。如前文所述，同时，Foundry是有产业周期风险的，它投资规模大，维持生产线正常运作费用较高；需要持续投入维持工艺水平，一旦落后追赶难度较大。

因此，作为TSMC，升级迭代产线、扩容新产能的投入都是极庞大的，需要提前绑定一到几家一线的Fabless/IDM，并推销自己新产线、新制程工艺、新材料；后者要评估和权衡是否将自己下一代半导体产品投放到这些新产品新工艺新材料中去，如果成功，势必获得先发优势，降成本，提效能，创经济，优化了摩尔定律；如果产线存在缺陷而导致失败，则也要承担机会损失和经济损失。出于这一考虑，Foundry往往会释放一些优惠，来吸引一线IDM/Fabless，譬如第一次流片免费、提前预留产能等等，当然也有条件，就是只能寻找那些有突破性技术成果的IDM/Fabless合作，因为只有更优的IC设计，才值得高溢价，才值得使用更新的装备和制程。

因此，说回华为，TSMC可不想失去华为这个稳定客户，华为有突破性的IC设计，有大批次的代工需求和流通量，使得TSMC更愿意提供免费流片优惠和产能预留。只有华为这样的大批次、高技术客户，才会使TSMC的前期工厂投资能够收回回报。TSMC不会因为美国的禁令而放弃华为，华为在TSMC的客户名单中，是不可替代的。

因此，从基础科学范畴、产业技术迭代、商业模式上，芯片制造的复杂度更高于芯片设计；但这里指的是复杂度。