百科问答小站 logo
百科问答小站 font logo



当运放能虚短Un=Up时,输入级差分放大电路(都共射接法)的Ub1,Ub2是对应着也相等吗? 第1页

  

user avatar   jeromecool 网友的相关建议: 
      

无论是集成运放的差分输入级,还是你自己搭建的差分输入电路,其虚短特性都不是差分对自带属性,而是整体电路中High gain negative feedback loop settling 之后的结果。

直观来说,你的电路要设计出这样的效果:

1,当差分输入对存在差模输入(即Ub1!=Ub2)时,电路要感知到这个差模信号

2,电路需要把这个信号放大,放大很多很多倍

3,电路需要把放大之后的信号反向叠加到差分输入对原来的输入信号上。

同时做到1,2,3的话,你就会看到电路充分建立之后差分输入对的差模输入会稳定在一个非常小的值,即“虚短”状态。




  

相关话题

  怎样在中国走通集成电路IDM模式? 
  从事模拟ic设计,目前感觉好有压力。? 
  运放恒流源中C1、R2分别起什么作用,值是怎么确定的? 
  将电容比作蓄水池是否模型正确? 
  现实中的电路板与中学物理课本上的那些简单的电路原理图有哪些区别? 
  MOS管饱和导通后,随着Vds增加,Id不变,那么是Rds变大了吗?若不变,Vds增大的电压去哪里了? 
  场效应管(FET)的阈值电压Vgs(th)如何有效提取? 
  如何减小温度对MOS管阈值电压的影响? 
  我国模拟芯片发展的情况怎么样,应当如何追赶美国? 
  是模电难还是数电难? 

前一个讨论
模拟ic做power是不是真的“鄙视链”的底端?
下一个讨论
i2c为什么会有TR和TF上升沿和下降沿时间最小时间限制?





© 2025-04-25 - tinynew.org. All Rights Reserved.
© 2025-04-25 - tinynew.org. 保留所有权利