多核cpu多线程同时执行cmpxchg指令会发生什么？ 第1页
1
bei-ji-85 网友的相关建议:
拿Intel的CPU作为例子（别的CPU不太了解），手头没有资料，全凭记忆回答：
CPU内部，多个核心之间有一条环形总线，当有某一个核心需要锁住cache的时候，这个总线会通知所有的核心，所以只要有某个核心使用了cmpxchg，那么其它的核肯定都会停下来，不会出现并发的情况。（关于环形总线的信息，看这个：https://www.zhihu.com/question/346366744 ）
这条总线的带宽非常高，相对延迟会比较小，但锁总线的开销也是很大的，我印象里好像是几十个指令周期的延迟。
所以不会有真正并发的操作，都是分开执行的。
1
相关话题
CPU供电为啥没有跟主板24PIN供电合并成一个接口？CPU（为方便讨论，这里仅限32位X86指令）的各种构架，比如奔3，奔4，对纯加法运算速度有帮助吗？
三星猎户座处理器失败原因是什么？
办公用电脑CPU为什么几乎被Intel垄断？
8086CPU的16位数据线如何传送大于16位的数据？
rtx3060最低需要什么CPU搭配？
超威半导体锐龙（AMD Ryzen）系列的处理器有什么问题和缺陷？
年薪到手30万＋，却舍不得给自己配一台台式机，是不是很可悲?
请问这是四核还是双核四线程?
8088/8086在响应中断保护断电的时候到底是将当前IP保存还是IP+1保存？
下一个讨论
汇编下call和ret指令是否有内存屏障的作用？
相关的话题
Alder Lake-X 系列处理器曝光，你对该处理器都有哪些期待？怎么知道自己电脑的CPU支不支持AVX指令集？以及如何使用这些指令集？
现在最强的手机处理器是哪一个？
志强E5多核心较低频cpu(3.0Ghz)会成为游戏的瓶颈吗？
英特尔（Intel）用大小核，大核刷单核跑分，小核刷多核跑分，为什么不用1个大核加无数小核？
芯片上的晶体管如果坏一个对性能有影响吗？功能呢？
为什么编程语言中没有一种 if，来判断大概率为真（或假）的情况，来提升 CPU 分支预测的速度呢？
为什么ASIC的频率可以达到GHz，而FPGA只能达到几百MHz？
为什么现阶段超威半导体（AMD）即将全方位压制英特尔（Intel），还有人在各种吹英特尔?
NVIDIA 将创建 CPU 团队，拟招聘数百人，有哪些值得关注的信息？
AMD、英特尔会不会采用那种高性能库，高密度库共用方式生产CPU(类似855的1+3两种大核)？
一条C语言语句不一定是原子操作，但是一个汇编指令是原子操作吗？
如何评价2021年amd服务器份额跌至1.4%?
手机处理器芯片上这么多晶体管都是研发人员一个个排布出来的吗？
英特尔点二缓AMD点三缓，是堆二缓厉害还是堆三缓厉害，哪个是方向错了？
未来内存和硬盘会合并吗？
x86的8和6分别指什么？
超威半导体禅系列第二代中央处理器（AMD Zen 2 CPU）有什么优缺点？
一个CPU内核包含几个加法器？
请问现在还有能支持32位版本win7系统的ATX主板和CPU吗？
为什么数码圈里只看得起旗舰SOC？
多线程下载一个大文件的速度更快的真正原因是什么？
为什么CPU主频一般都比FPGA快，但是却说FPGA可以帮助CPU加速？
为什么Interrupt需要存储PSW（程序状态字）但子程序调用不需要？
如何评价 Intel 新发布的九代 i7-9700K？
未来是属于 ARM 为代表的精简指令集还是 x86 为代表的复杂指令集？
如何评价CPU Intel 10900k？
为何AMD Matisse CPU 内存写入效能有差异？
为什么有人说 Python 的多线程是鸡肋呢？
PCIE通道,CPU/GPU缓存,内存,硬盘将来哪个环节有可能取消?